明細書

半導体装置及びその製造方法

技術分野

[0001] 本発明は、高誘電率絶縁膜を有する半導体装置及びその製造方法に関するものであり、特に、高性能心及び高信頼性心を実現するMOSFET (Metal Oxide Se miconductor Field Effect Transistor)に関する。

背景技術

- [0002] トランジスタの微細でが進むCMOS (Complementary MOS:相補型MOS)デバイスの開発においては、ポリシリコン(Poly—Si) 電極の空乏でによる駆動電流の劣でと、ゲート絶縁膜の薄膜でによるゲートリーク電流の増加が問題となっている。そこで、メタルゲート電極の適用により電極の空乏でを回避すると同時に、ゲート絶縁膜に高誘電率材料を用いてゲート絶縁膜の物理的膜厚を厚くすることにより、ゲートリーク電流を低減する複合技術が検討されている。
- [0003] メタルゲート電極に用いる材料としては、純金属や金属窒心物あるいはシッサイト材料が検討されているが、いずれの材料を用いる場合においても、N型MOSFET及びP型MOSFETのしきい値電圧(Vth)を適切な値に設定することが可能でなければならない。
- [0004] CMOSFETにおいてアQ 5eV以下のしきい値電圧(Vth)を実現するためには、 N型MOSFETでは、仕事関数がシリコン(Si)のミッドギャップ(4.6eV)以下、望ま しくは、4.4eV以下の材料を、P型MOSFETでは、仕事関数がSiのミッドギャップ(4.6eV)以上、望ましくは、4.8eV以上の材料をゲート電極に用いる必要がある。
- [0006] このため、異なる仕事関数を持った異種の金属あるいは合金をN型MOSFET、P型MOSFETのゲート電極にそれぞれ使い分けることにより、CMOSFETのしきい値電圧(Vth)を制御する方法が提案されている。このような方法は、一般に、デュアルメタルゲート技術と呼ばれている。
- [0006] 例えば、非特許文献1には、二酸化シリコン (S_{iO}) 上に形成したタンタル (T_a) とルテニウム (R_u) の仕事関数はそれぞれ4.15eVと4.95eVであり、この二つの金属か

らなるゲート電極 間では、仕事 関数 を0.8eVだけ変調させることが 可能であると述べ られている。

- [0007] また、poly-Si電極をニッケル (Ni)、 \wedge フニウム (H_f) 、タングステン (W) などで完全 にシリサイド にしたシリサイト 電極に関する技術が最近注目されている。
- [0008] 例えば、非特許文献2及び非特許文献3に示されているCMOSトランジスタの断面を図1に示す。
- [0009] 図1に示すCMOSトランジスタは、シリコン基板1と、シリコン基板1に形成された素子分離膜2とを有しており、隣接する素子分離膜2に挟まれた領域が素子形成領域を画定している。図1に示すよっに、素子形成領域には、N型MOSFETとP型MOSFETとが形成されている。N型MOSFET及びP型MOSFETは、それぞれ、シリコン基板1上に形成されたゲート絶縁膜3と、ゲート絶縁膜3上に形成されたゲート電極23、24と、ゲート電極23、24の側壁を覆っゲート側壁7と、ゲート側壁7を覆って、シリコン基板1上に形成された層間絶縁膜皿と、ゲート側壁7の周囲においてシリコン基板1の表面に形成された層間絶縁膜皿と、ゲート側壁7の周囲においてシリコン基板1に形成されたエクステンション拡散層領域6と、ゲート側壁7の周囲において、かつ、エクステンション拡散層領域6の下方においてシリコン基板1に形成されたソース・ドレイン拡散層8と、を備えている。
- [0010] ゲート絶縁膜3は二酸化シリコン(SiO₂)からなる。N型MOSFETのゲート電極23 は、ポリシリコンをニッケル (Ni₂)で完全にシリサイドにし、さらに、不純物としてリン(P)が注入されたNiシリサイド(Ni₂)からなる。また、P型MOSFETのゲート電極24は、ポリシリコンをニッケル (Ni₂)で完全にシリサイドにし、さらに、不純物としてホウ素 (B)が注入されたNiシリサイド(Ni₂i)からなる。
- [0011] このようなゲート絶縁膜3及びゲート電極23、24を用いることにより、ゲート電極の仕事関数を最大で0.5eV変調させることができるものとされている。この技術の特徴は、CMOSのソース・ドレイン拡散層領域における不純物を活性できせるための高温熱処理を行った後に、ポリシリコン電極をシリサイドですることが可能であり、従来のCMOSプロセスと整合性が高いれづ利点があることである。
- [0012] また、同文献には、ゲート絶縁膜としてSiONを用いた場合、ゲート電極として作製

された Ni_Si と Ni_Si の仕事関数がそれぞれ約4.6eV、4.45eVであることが関示されている。

- [0013] 図2は、特許文献1に記載されたCMOSトランジスタの断面図である。
- [0014] 図2 に示すc MOSトランジスタは、シリコン基板1と、シリコン基板1に形成され、素子形成領域を画定する素子分離膜2と、シリコン基板1上に形成されたゲート絶縁膜28と、ゲート絶縁膜28に覆われて形成されたゲート電極と、ゲート電極の側壁を覆っゲート側壁29と、ゲート側壁29を覆って、シリコン基板1上に形成された層間絶縁膜皿と、ゲート側壁29の周囲においてシリコン基板1の表面に形成されたシリサイト層1のと、ゲート電極の周囲においてシリコン基板1に形成されたエクステンション拡散層領域6と、ゲート側壁29の周囲において、かつ、エクステンション拡散層領域6の下方においてシリコン基板1に形成されたソース・ドレイン拡散層8と、を備えている。
- [0015] N型MOSFETのゲート電極はタングステン膜27とそれを覆⁵タングステン・シリサイト膜25とからなり、P型MOSFETのゲート電極はタングステン膜26とそれを覆⁵タングステン膜27とからなる。
- [0016] このよっに、図2 に示すc MOS トランジスタにおいては、ゲート電極の材料にタングステン(W) またはタングステン・シリサイドを用いて置換ゲートプロセスにより作製し、N型MOSFET及びP型MOSFETのしきい値電圧(Vth)を制御するために、タングステンとタングステン・シリサイドをゲート電極として使い分けるか、あるいは、タングステン・シリサイドの組成を変化させるといづ技術が開示されている。
- [0017] すなわち、タングステン膜またはタングステン・シリサイト膜を全面に堆積し、その後、タングステン膜上にシリコン(Si)膜を、タングステン・シリサイト膜上にタングステン膜を堆積した後、P型MOSFET領域のタングステン膜上のsi膜、あるいは、N型MosFET領域のタングステン膜を除去する。その後、熱処理により、タングステン膜とsi膜、あるいは、タングステン・シリサイト膜とタングステン膜とを反応させて、N型MosFET領域とP型MosFET領域にタングステン・シリサイドとw電極を作り分けるか、あるいは、タングステン・シリサイトの組成を変えることにより、ゲート電極の仕事関数を制御する。

特許文献1:特開2 00s-258121号公報

非特許文献 1:インターナショナル・エレクトロン・デバイス・ミーティング・テクニカルダイジェスト(International electron devices meeting technical digest) 2002 p. 359

非特許文献2:インターナショナル・エレクトロン・デバイス・ミーティング・テクニカルダイジェスト(International electron devices meeting technical digest)2002 p. 247

非特許文献3:インターナショナル・エレクトロン・デバイス・ミーティング・テクニカルダイジェスト(International electron devices meeting technical digest)2003,p. 315

発明の開示

発明が解決しようとする課題

- [0018] しかしながら、上記の技術にはそれぞれ以下のような問題点が存在する。
- [0019] 異なる仕事関数を持った異種の金属または合金を作り分けるデュアルメタルゲート 技術は、P型MOSFETとN型MOSFETのどちらかのゲート上に堆積された層をエ ッチング除去するプロセスが必要であるが、エッチングの際にゲート絶縁膜の品質を 劣ペセさせてしまっため、素子の特性や信頼性が損なわれるれづ欠点がある。
- [0020] また、不純物がドープされたシリサイト電極でしきい値電圧(Vth)を変調する技術は、後述する比較例2において述べるように、ゲート絶縁膜に高誘電率材料を用いた場合には、ゲート電極の仕事関数を制御することができない、れづ欠点がある。
- [0021] ゲート電極をNiSiとNiSi2とで作り分けることによって仕事関数を変調させる技術は、仕事関数が変化する方向は仕事関数が小さくなる方向であり、P型MOSFETへの適用が困難であるれづ問題点と、後述する実施例1で説明するように、ゲート絶縁膜として高誘電率絶縁膜を用いた場合には、両者の仕事関数の差が0.1eV以下となり、変調効果が抑制されてしまっれづ問題点を有している。
- [0022] さらに、Wシリサイドの組成を変化させてゲート電極の仕事関数を変える技術は、Wシリサイトを形成するための熱処理温度が500C以上と高いため、ソース・ドレイン拡散領域に形成されたシリサイト層が高抵抗でしてしまっれづ問題点がある。
- [0023] また、Wシリサイドの組成比と仕事関数とがリニアな関係にあるため、組成比のわず

かなずれ(すなわち、W やsiの成膜膜厚のずれや面内分布のずれなど)が仕事関数のばらつきとなって現れ、素子の再現性や均一性を低下させるおそれがある。

- [0024] さらに、W 膜とS i膜を反応させてS i濃度の高いW シリサイトを形成する場合、ゲート 絶縁膜とゲート電極との間の界面で剥がれが生じる恐れもある。
- [0025] 本発明は、上記の従来の技術における問題点に対してなされたものであり、上述した問題点を改善し、素子の特性や信頼性を向上させることが可能な半導体装置及びその製造方法を提供することを目的とする。

課題を解決するための手段

[006] 上記の目的を達成するため、本発明は、シリコン基板と、前記シリコン基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、を備える半導体装置において、前記ゲート絶縁膜が、金属酸心物、金属シリケート、または、金属酸心物もしくは金属シリケートに窒素が導入された高誘電率絶縁膜を含み、前記ゲート電極の少なくとも前記ゲート絶縁膜に接する領域の組成が、MxSi_{1-x}(0<xく1)で表される金属Mのシリサイトを主成分とし、

さらに、pチャネル上のゲート電極に含まれる前記金属Mのシリサイドにおいてはx ノO.5であり、nチャネル上のゲート電極に含まれる金属Mのシリサイドにおいてはx ≡ 0.5であることを特徴とする半導体装置を提供する。

- [007] 前記高誘電率絶縁膜はHfまたはZrを含むことが好ましい。
- [0028] 前記半導体装置は、前記高誘電率絶縁膜と前記ゲート電極との間にHfまたはZrを含む層を有することが好ましい。
- [009] 前記高誘電率絶縁膜は、例えば、シリコン酸・中膜もしくはシリコン酸窒・中膜と、HfもしくはZrを含む層との積層構造として形成することができる。
- [0000] 前記高誘電率絶縁膜はHfSiONを含むことが好ましい、
- [0031] 前記半導体装置は、前記高誘電率絶縁膜と前記ゲート電極との間にHfSiQN層を有することが好ましい。
- [0032] 前記高誘電率絶縁膜は、例えば、シリコン酸や膜もしくはシリコン酸窒や膜と、HfSi ON層との積層構造として形成することができる。
- [0033] 前記金属Mは、サリサイドプロセスが可能であるシリサイドを形成し得る金属である

ことが好ましい。

- [0034] 前記金属Mとしては、例えば、ニッケル (Ni) を選択することができる。
- [0035] 前記金属Mがニッケル (Ni) であるシリサイドの っち、前記ゲート絶縁膜に接する領域の組成が $NixSi_{1-x}$ (0 < x < 1) で表されるとき、pチャネル上のゲート電極に含まれる前記シリサイドにおいては0.6 = x < 1 であり、かつ、nチャネル上のゲート電極に含まれる前記シリサイドにおいては0.6 = x < 1 であり、かつ、nチャネル上のゲート電極に
- [0036] pチャネル上のゲート電極に含まれる前記シリサイドが、少なくとも前記ゲート絶縁 膜に接する領域において、Ni Si相を主成分として含み、nチャネル上のゲート電極 に含まれる前記シリサイトが、少なくとも前記ゲート絶縁膜に接する領域において、N iSi相もしくはNiSi 相を主成分として含むことが好ましい。
- [0037] 本発明は、さらに、シリコン基板と、前記シリコン基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、を備える半導体装置において、少なくとも、前記ゲート電極の前記ゲート絶縁膜に接する領域がNigS ** 目を主成分として含むシリサイドで構成されることを特徴とする半導体装置を提供する。
- [0038] 前記ゲート絶縁膜は、金属酸心物、金属シリケート、金属酸心物もしくは金属シリケートに窒素が導入された高誘電率絶縁膜を含むことが好ましい。
- [0039] 前記高誘電率絶縁膜はHfまたはZrを含むことが好ましい。
- [0040] 前記半導体装置は、前記高誘電率絶縁膜と前記ゲート電極との間にHfまたはZrを含む層を有することが好ましい。
- [0041] 前記高誘電率絶縁膜が、例えば、シリコン酸・中膜もしくはシリコン酸窒化膜と、Hftも しくはZrを含む層との積層構造として形成することができる。
- [0042] 前記高誘電率絶縁膜はHfSiONを含むことが好ま(ハ、)。
- [0043] 前記半導体装置は、前記高誘電率絶縁膜と前記ゲート電極との間にHfSiQN層を有することが好ましい。
- [0044] 前記髙誘電率絶縁膜は、例えば、シリコン酸 「順もしくはシリコン酸窒化膜と、HfSi ON層との積層構造として形成することができる。
- [0045] 前記ゲート電極は、例えば、P型MOSFETに用いられることが好ましい、
- [0046] 本発明は、さらに、前記ゲート絶縁膜上に多結品シリコン(Poly-Si)を堆積し、前

記多結品シリコンを所望の寸法のゲート電極に加工する工程と、前記ゲート電極上に前記金属Mを成膜する工程と、前記ゲート電極及び前記金属Mを熱処理することによって、前記ゲート電極全体を前記金属Mのシリサイドとする工程と、シリサイドにしなかった金属を選択的にエッチング除去する工程と、を含み、前記金属Mの膜厚を、pチャネル素子上においては、多結品シリコンと金属Mとが反応してシリサイドにした時に前記ゲート絶縁膜に接する領域の組成が $MxSi_{1-x}(0.5 < x < 1)$ となるよっな膜厚t1とし、nチャネル素子上においては、多結晶シリコンと金属Mとが反応してシリサイドにした時に前記ゲート絶縁膜に接する領域の組成が $MxSi_{1-x}(0 < x = 0.5)$ となるよっな膜厚t2とすることを特徴とする上述の半導体装置の製造方法を提供する

- [0047] 本発明は、さらに、前記ゲート絶縁膜上に多結品シリコンを堆積し、前記多結品シリコンを所望の寸法のゲート電極に加工する工程と、前記ゲート電極上にニッケル(Ni))膜を成膜する工程と、前記ゲート電極及び前記ニッケル膜を熱処理することによって、前記ゲート電極全体をNiシリサイド(NiSi)とする工程と、シリサイドでしなかったニッケルを選択的にエッチング除去する工程と、を含み、前記ニッケル膜の膜厚を、pチャネル素子上においては、多結品シリコンとニッケルとが反応してシリサイド化した時に前記ゲート絶縁膜に接する領域の組成がNixSi→(0.6 = x < 1)となるよっな膜厚t1とし、nチャネル素子上においては、多結品シリコンとニッケルとが反応してシリサイドでした時に前記ゲート絶縁膜に接する領域の組成がNixSi→(0<x = 0.5)となるよっな膜厚t2とすることを特徴とする上述の半導体装置の製造方法を提供する
- [0048] 本発明は、さらに、前記ゲート絶縁膜上に多結品シリコンを堆積し、前記多結品シリコンを所望の寸法のゲート電極に加工する工程と、前記ゲート電極上にニッケル(Ni)膜を成膜する工程と、前記ゲート電極及び前記ニッケル膜を熱処理することによって、前記ゲート電極全体をNiシリサイド(Ni Si)とする工程と、シリサイドにしなかったニッケルを選択的にエッチング除去する工程と、を含み、前記ニッケル膜の膜厚を、pチャネル素子上においては、多結晶シリコンとニッケルとが反応してシリサイド化した時にNi SiWを主成分として含むよっな膜厚t1とし、nチャネル素子上においては、多

結品シリコンとニッケルとが反応してシリサイド化した時にNiSi相もしくはNiSia相を主成分として含むよっな膜厚tZとすることを特徴とする上述の半導体装置の製造方法を提供する。

- [0049] 例えば、前記ニッケル膜の膜厚TNiと前記多結品シリコンの膜厚TSiとの比をTNi
 /TSi=1.60とすることにより、Ni S***を主成分として含む前記ゲート電極を得ることができる。
- [005 0] 例えば、前記ニッケル膜の膜厚TNiと前記多結晶シリコンの膜厚TSiとの比を0.5 5 = TNi/TSi = 0.95とすることにより、NiSiWを主成分として含む前記ゲート電極 を得ることができる。
- [0051] 例えば、前記ニッケル膜の膜厚TNiと前記多結品シリコンの膜厚TSiとの比を0.28 = TNi/TSi = 0.54とし、かつ、シリサイドでのための熱処理温度を摂氏650度以上とすることにより、NiSi。相を主成分として含む前記ゲート電極を得ることができる。
- [0052] 前記金属Mまたは前記ニッケル膜を成膜する工程は、例えば、nチャネル素子上とpチャネル素子上に膜厚tZを堆積した後、nチャネル素子上にのみ金属Mまたはニッケルに対して安定な拡散防止層を形成し、その後に、膜厚t1-t2を堆積する工程からなるものとすることができる。
- [0063] 前記拡散防止層は前記金属Mのシッサイドに対して選択的にエッチングできるものであることが好ましい。
- [0064] 前記拡散防止層はTiNまたはTaNを主成分とすることが好ましい。
- [0055] 前記シリサイドでの熱処理温度は、前記半導体装置の拡散層コンタクト領域に形成されている金属シリサイドの抵抗値を増大させない温度であることが好ましい。
- [0056] 本発明は、さらに、前記ゲート絶縁膜上にポリシリコンを堆積し、前記ポリシリコンを所望の寸法のゲート電極に加工する工程と、前記ゲート電極上にニッケル(Ni)膜を成膜する工程と、前記ゲート電極及び前記ニッケル膜を熱処理することによって、前記ゲート電極全体をNiシリサイド(NiSi)とする工程と、シリサイドにしなかったニッケルを選択的にエッチング除去する工程と、を含み、前記ニッケル膜の膜厚TNiと前記ポリシリコンの膜厚TSiとの比がTNi/TSi=1.60となることを特徴とする上述の半導体装置の製造方法を提供する。

[0057] なお、本明細書において、 高誘電率」 (High-k)とは、一般にゲート絶縁膜として従来から用いられている二酸 (High-k)とは、一般にゲート絶縁膜として
従来から用いられている二酸 (High-k)とは、一般にゲート絶縁膜として
なお、本明細書において、 高誘電率」 (High-k)とは、一般にゲート絶縁膜として
を意味し、その具体的数値は特に限定されるものではない。

発明の効果

- [0058] 本発明によれば、ゲート電極をシッサイドで形成することにより、ゲート電極の空乏でを回避することができるだけでなく、シッサイドの組成を制御することにより、これまで困難とされていた高誘電率のゲート絶縁膜上における電極の仕事関数を制御することが可能となる。このため、P型MOSFET、N型MOSFETの各々に対して適当な組成のシッサイト電極を形成することにより、各デバイスに適したしきい値電圧(Vth)の制御を行なっことが可能になる。
- [0059] その際、シリサイトの組成はシリサイトを構成する主要な結品相によって自己整合的に決定されるため、プロセスマージンが広く、しきい値電圧(Vth)のバラツキを抑えることができる。また、Niなどの低温サリサイトプロセスが可能な金属を選択すると、ソース・ドレイン拡散領域のコンタクトシリサイト層の高抵抗化を抑制することができる。
- [0060] また、本発明に係る半導体装置の製造方法は、ゲート絶縁膜上にpoly-Si電極を 形成した後に、再度、これを除去する工程を有していないために、ゲート絶縁膜の表 面がウェットエッチング液や有機溶剤に数度にわたり晒されることがない。このため、 信頼性に優れたメタルゲート電極及び高誘電率ゲート絶縁膜を備えたCMOSFET を作製することが可能である。

図面の簡単な説明

[0061] [図1]第一の従来例のCMOSFETの断面図である。

[図2]第二の従来例及び比較例2のCMOSFETの断面図である。

[図3]本発明の第一の実施例に係るCMOSFETの断面図である。

[図4]本発明の第一の実施例に係るCMOSFETの製造方法における各工程を示す CMOSFETの断面図である。

[図5]本発明の第一の実施例に係るCMOSFETにおいて、Niシリサイドの各結品相におけるX線回折はRD)及びラザフォート後方散乱(RBS)の測定結果を示す波形

図である。

[図6]第一の実施例に従ってNiシリサイトゲート電極の組成を制御し、ゲート絶縁膜に高誘電率材料であるHfSiON膜を採用したCMOSFETにおけるゲート容量(C)とゲート電圧(V)との関係を示したグラフである。

 $[図_7]$ フラットバンド電圧から見積もった仕事関数 $^{\text{LN}}$ i $^{\text{LN}}$ i $^{\text{LN}}$ との関係を示した図である。

[図8]第一の実施例に従って作製されたNiシリサイドゲート電極の仕事関数により実現できるトランジスタのしきい値電圧の範囲を示したグラフである。

[図9]第一の実施例に従って作製されたNiシリサイドゲート電極を有するN型MOSF ETにおけるドレイン電流のゲート電圧依存性を示すグラフである。

[図1 引第一の実施例に従って作製されたN型MOSFETにおける電子移動度と実効電界の強度との関係を示したグラフである。

[図11]本発明の第一の実施例に係るCMOSFETに対する比較例1の断面図である。

[図12]比較例1におけるP型MOSFETのゲート容量(C) -ゲート電圧(V)特性である。

[図13]P型及びN型MOSFETのC-V特性から得たsio₂膜上のNiSi電極の仕事 関数及びHfSiON膜上のNiSi電極の仕事関数の不純物ドーズ量依存性を示すグラフである。

符号の説明

[0062] 1 シリコン基板

- 2 累子分離膜
- 3 ゲート絶縁膜
- 4 ポリシリコン膜
- 5 シリコン酸 仰膜
- 6 エクステンション拡散層領域
- 7 ゲート側壁
- 8 ソース 小レイン拡散層

- 9 金属膜
- 10 シリサイト層
- 皿 層間絶縁膜
- 12 第1金属膜
- 13 拡散防止層
- 14 第2金属膜
- 19、20 ゲート電極
- 18 HfSiON膜

発明を実施するための最良の形式

- [0063] 本発明は、MOSFETの高性能でに必要とされる高誘電率ゲート絶縁膜を用いた場合に、N型MOSFETのゲート電極にシリコン(Si)の濃度が高いシリサイト材料を、P型MOSFETのゲート電極に金属の濃度が高いシリサイト材料をそれぞれ用レ巧と、シリサイトの組成の僅かな変でで大幅な仕事関数の変でを得ることができるれず新しい発見に基づく。
- [0064] この現象は、HfSiON膜上にpoly-Si電極を形成したときに生じる電極フェルミレベルのピシニング(比較例1において後述する)と関係があり、このよっな仕事関数の変化はゲート絶縁膜にSiO を用いた場合では実現することができない。
- [0065] すなわち、Si濃度が高いシリサイト電極を、例えば、高誘電率絶縁膜としてのHfSi ON膜上に形成すると、シリサイド中前のpoly-Si/HfSiON界面で生じるフェルミレベルのピンニングの影響が解消されずに残る。そのため、シリサイト電極の仕事関数がHfSiON膜上のpoly-Si電極のフェルミレベルのピシニング位置である4.1乃至4.3eVに近い値となる。一方、シリサイト電極中の金属の濃度が高くなると、フェルミレベルのピシニングが弱まり、ほぼシリサイト本来の仕事関数の値(4.8eV)がゲート電極に反映されるよっになるのである。
- [0066] さらに、本発明においては、低温でpoly-Siを完全にシリサイドにすることができる 金属が用いられる。
- [0067] 具体的には、poly一Siをシリサイドにする温度は、ソース・ドレイン拡散層のコンタクト領域に形成されている金属シリサイドの抵抗値を増大させない温度である350万至

- 5 OfCの範囲であることが望ましい。
- [00s8] さらに、本発明においては、この温度範囲においてSiの濃度が高い結品相と金属の濃度が高い結品相の両方を形成することが可能な金属が用いられる。
- [0069] このよっな金属を用いてpolyーSi電極をシリサイドですることにより、自己整合的に電極の組成を決定することが可能となり、CMOSプロセスのバラツキを抑えることが可能になる。
- [007 0] 以上ょり、シリサイドにおける金属Mとしてはニッケル (Ni) が好適である。Niを用いることにより45 のC以下のアニールを実施することにより、polyーSiを完全にシリサイド・トすることが可能となり、さらに、Niの供給量を変えるだけで段階的に結品相の組成を制御することができるからである。
- [0071] Niシリサイドの組成は、前述した理由から、少なくとも H_fSiON 層に接する領域の組成が $NixSi_{1-x}$ (0<x<1)で表されるとき、P型MOSFETのゲート電極に用いるNiシリサイドでは $0.6 \equiv x <$ 1であり、かつ、N型MOSFETのゲート電極に用いるNiシリサイドでは $0.6 \equiv x <$ 1であることが望ましい。
- [0072] さらに望ましくは、HfSiON層に接する領域の組成がNixSi_{1-x}(0くx<1)で表されるとき、P型MOSFETのゲート電極に用いるNiシリサイドでは0.6 <x<0.8であり、かつ、N型MOSFETのゲート電極に用いるNiシリサイドでは0.3 <x<0.55であることが望ましい。これは、Niの結品相は、主として、NiSi₂、NiSi、Ni₃Si₂、Ni₂Si、Ni₃Siに分類され、熱履歴により、これらの混合物も形成することが可能であるからである。
- [0073] さらに、最適値としては、HfSiON層に接する領域の組成がNixSi_{1-x}(0<x<1)で表されるとき、P型MOSFETのゲート電極に用いるNiシリサイドでは0.7 <x <o.8であり、かつ、N型MOSFETのゲート電極に用いるNiシリサイドでは0.45 <x <o.55であることが望ましい。すなわち、P型MOSFETのゲート電極に含まれるシリサイドがNi₃S **目を主成分として含み、N型MOSFETのゲート電極に含まれるシリサイトがNi₃I相を主成分として含むことが望ましい。
- [0074] 上記のよ⁵に、ソース小レイン拡散層のコンタクト領域に形成されている金属シリサイドの抵抗値を増大させない温度でシリサイドでが可能であり、かつ、そのよっな温度

でシリコン(Si) の濃度が高い結品相と金属の濃度が高い結品相の両方を形成することが可能であれば、金属Mの材料としては、Ni に限定するものではなく、タンタル (T_a) 、白金 (P_t) 、コバルト (C_0) 、チタン (T_i) 、ハフニウム (H_f) 、バナジウム(V)、コバルト (C_r) 、ジルコニウム (Z_r) 、ニオブ (N_b) などを用いることも可能である。

- [0075] さらに、本発明においては、ゲート電極の組成は $MxSi_{1-x}$ (0<x<<1)で表される金属Mのシッサイドを主成分とし、さらに、pチャネル上のゲート電極に含まれる金属Mのシッサイドではx >0.5、nチャネル上のゲート電極に含まれる金属Mのシッサイドではx >0.5とする。
- [0076] このよっな条件を満たす金属シッサイドを用いることにより、従来用いられてきたpoly -Siからなるゲート電極の空乏 **に起因するトランジスタのドレイン電流の減少を抑制することができるだけでなく、以下のよっな利点を得ることが可能となる。
- [0077] (1)従来のシッサイト電極では難しかった高誘電率ゲート絶縁膜上における仕事関数の制御を実現することができる。
- [0078] (2) シリサイト組成をシリサイトの結品相で制御することが可能であり、かつ、シリサイトの結品相はpolyーSi上に堆積する金属膜の膜厚により制御することが可能であるため、作製条件のマージンが大きく、素子の再現性を高めることができる。
- [0079] (3) 金属リッチなシリサイドを用いることにより、仕事関数の変調幅を、シリコンのミッドギャップよりも大きくなるよっに、広げることができる。
- [0080] (4)金属リッチなシリサイドを用いることにより、低温のシリサイド^ルプロセスを用いる ことができる。
- [0081] (5) ゲート電極の元素構成を変える必要がないため、従来のよっにゲート絶縁膜上に堆積した膜をエッチング除去する工程はもはや必要ではなく、エッチングによるゲート絶縁膜へのダメージを抑制することができる。
- [0082] (6) シリサイド作製工程でサリサイドプロセスを用いることができ、ゲート電極の作製工程が簡便になる。
- [0083] なお、上記の説明では、ゲート電極の組成や結品相の深さ方向の分布については 言及していないが、MOSFETのしきい値電圧(Vth)はゲート絶縁膜とそれに接する ゲート電極との組み合わせで決定されるため、ゲート電極とゲート絶縁膜とが接する

領域の構成元素や組成、結品相が本発明の条件を満たしていれば、ゲート絶縁膜に接していない領域のゲート電極の構成元素や結品相が異なっていたとしても、あるいは、ゲート電極が深さ方向に沿った組成変でを有する場合でも、本発明による効果を得ることができる。

- [0084] 以下、図面を参照して、本発明の実施例を説明する。 実施例 1
- [0085] 図3は、本発明の第一の実施例に係るCMOSFETの断面図である。
- [0086] 本実施例に係るCMOSFETはシリコン基板1を備えており、このシリコン基板1の表面には素子分離膜2が形成されており、隣接する素子分離膜2の間に画定されている素子形成領域において、N型MOSFETとP型MOSFETとがそれぞれ形成されている。
- [0087] N型MOSFETは、シリコン基板1上に形成されたゲート絶縁膜としての二酸化シリコン(SiO2)層3と、SiO2層3上に形成されたHfSiON層18と、HfSiON層18上に形成されたゲート電極19と、を備えている。N型MOSFETにおけるゲート電極1gはNixSi20(0<x=0.5)で形成されている。
- [0088] P型MOSFETは、シリコン基板1上に形成された二酸化シリコンSiO2層3と、SiO22層3上に形成されたHfSiON層18と、HfSiON層18上に形成されたゲート電極2 0と、を備えている。P型MOSFETにおけるゲート電極2 0はNixSi2-x(0.6 ≡ x < 1)で形成されている。
- [0089] なお、後述するよ^っに、N型MOSFET及びP型MOSFETにおいて、HfSiON層1 8 は必ずしも形成する必要はない。
- [000 0] 以下に述べる構造はN型MOSFETとP型MOSFETとで共通であるため、N型MOSFETに関してのみ説明する。
- [0091] SiO 層3、HfSiON層18及びゲート電極19の側壁を囲んで、シリコン基板1上にはゲート側壁7が形成されている。さらに、シリコン基板1上には、ゲート側壁7を覆い、ゲート電極19が露出するよっに、層間絶縁膜皿が形成されている。
- [0092] シリコン基板1の表面には、ゲート側壁7の周囲に、シリサイト層1 0が形成されている。また、シリコン基板1の内部には、ゲート電極19の周囲に、エクステンション拡散

層領域6が形成されており、さらに、ゲート側壁7の周囲に、かつ、エクステンション拡 散層領域6の下方に、ソースノドレイン拡散層8が形成されている。

- [0093] 図4 (a) 乃至①は、本実施例に係るCMOSFETの製造方法における各工程を示した断面図である。以下、図4 (a) 乃至①を参照して、本実施例に係るCMOSFETの製造方法を説明する。
- [0094] 本実施例に係るCMOSFETの製造方法においては、層間絶縁膜の形成後に、この層間絶縁膜を研磨することにより、平坦ですると同時に、ゲート電極の上部を露出させることが可能なCMP(Chemical Mechanical Polishing)技術を用いて、N型及びP型MOSFETを作製する。
- [0095] まず、図4(a) に示すようにシリコン基板1の表面領域にSTI(Shallow Trench Is olation)技術を用いて素子分離膜2を形成した。
- [0096] 続いて、素子分離膜2により画定された素子形成領域内において、シリコン基板1 の表面にゲート絶縁膜3を形成した。ゲート絶縁膜3は、金属酸4¹¹物、金属シリケート、窒素が導入された金属酸4¹¹物、または、窒素が導入された金属シリケートからなる高誘電率絶縁膜として形成される。
- [0097] 特に、ゲート絶縁膜3を構成する金属がHfまたはZrであることが好ましい。 H_f やZrを含む高誘電率絶縁膜は高温の熱処理に対して安定であると同時に、膜中の固定電荷が少ない膜を比較的容易に得ることができるためである。
- [0098] さらに、高誘電率絶縁膜からなるゲート電極と接してHfもしくはZrを含む層を形成することが好ましい。ゲート電極とこれに接する高誘電率膜との組合せにより、MOS FETのしきい値電圧が決定されるためである。この時、シリコン基板1とゲート絶縁膜3との界面の界面準位を減らし、高誘電率絶縁膜中の固定電荷の影響をよりのつくするため、高誘電率絶縁膜とシリコン基板1との界面にシリコン酸・中膜もしくはシリコン酸窒・中膜を導入しても良い。
- [0099] さらに好ましくは、シリコン酸・中膜もしくはシリコン酸窒化膜に代えてHfSiON膜を 形成してもよく、あるいは、シリコン酸・中膜もしくはシリコン酸窒・中膜上にHfSiON膜1 8を形成してもよい(図4においては、単純化のため、ゲート絶縁膜3のみを図示し、H fSiON膜18は省略した)。

- [0100] 本実施例においては、ゲート絶縁膜3中のHf濃度が深さ方向において変化しており、ゲート電極とゲート絶縁膜3との界面付近におけるHfの濃度が最も高く、シリコン基板1とゲート絶縁膜3との界面付近はシリコン熱酸心膜の組成となっているHfSiON膜18を用いた。
- [0101] このよっなHfSiON膜18を得るために、まず、1.9nmのシリコン熱酸・中膜を形成した後、0.5nmのHfをロングスロースパッタ法で堆積し、酸素中で摂氏500度で1分、さらに、窒素中で摂氏800で30秒の2段階熱処理することにより、Hfを下地のシリコン酸・中へ固相拡散させ、HfSiO膜を形成した。その後、NH。雰囲気中において摂氏900度で10分の窒・トアニールを行か、HfSiON膜18を得た。
- [01 02] 次に、ゲート絶縁膜3上に、厚さ4 0hmのポリシリコン(Poly-Si) 膜4 と厚さ15 0hm のシリコン酸 ^{4口}膜 5 とからなる積層膜 を形成 した。
- [01 08] この積層膜を、図4 (b) に示すよっに、リソグラフィー技術及び反応性イオンエッチング (Reactive Ion Etching:RIE)技術を用いて、ゲート電極4aに加工し、引き続いてイオン注入を行い、ゲート電極4aをマスクとして、エクステンション拡散層領域6をゲート電極4aの周囲に自己整合的に形成した。
- [01 04] さらに、図4 (c) に示すよっに、シリコン窒 ¹¹膜とシリコン酸 ¹¹膜を順次堆積し、その後、エッチバックすることによって、ゲート電極4aの側壁上にゲート側壁7を形成した。
- [01 05] この状態で再度イオン注入を行すい、イオンを活性でさせるためのアニールを経て、 エクステンション拡散層領域6の下方にソース・ドレイン拡散層8を形成した。
- [01 06] 次に、図4 (d) に示すよっに、スパッタにより、厚さ2 Chmの金属膜9を全面に堆積した。
- [01 07] 次いで、図4 (e) に示すよっに、サリサイト技術により、ゲート電極19、ゲート側壁7及 び素子分離膜2をマスクとして、ソース・ドレイン拡散層の上方の領域のみに厚さ約4 onmのシリサイト層1 Oを形成した。このシリサイト層1 Oはコンタクト抵抗を最も低くすることができるNiモノシリサイト(NiSi)とした。Niシリサイトの代わりにCoシリサイトや Tiシリサイトを用いることもできる。
- [0108] さらに、図4(f)に示すよっに、CVD(Chemical Vapor Deposition)法によって

- 、シリコン酸 印膜からなる層間絶縁膜皿を全面に形成した。
- [01 09] 次いで、層間絶縁膜 皿 をCMP技術によって、図4 (g) に示すよっに、平坦でし、さらに、層間絶縁膜 皿 のエッチバックをデっことにより、ゲート電極4aのポリシリコン膜4を露出させた。
- [0110] 次に、図4(h)に示すよっに、ゲート電極4aのポリシリコン膜4とのシリサイドを形成させる第1金属膜12を全面に堆積した。
- [0111] 第1金属膜12をなす金属はポリシリコン膜4とシリサイドを形成可能な金属、例えば、Ni、Pt、坩f、V、Ti、Ta、W、Cc、Cr、Zr、Mo、Nbやそれらの合金の中から選択することができるが、ソース・ドレイン拡散層8に既に形成されているシリサイト層10の抵抗値がそれ以上高くならない温度でポリシリコン膜4を完全にシリサイドできる金属が好適である。例えば、ソース・ドレイン拡散層8にNiモノシリサイド(NiSi)層が形成されている場合は、Niダイシリサイド(NiSi) でによりソース・ドレイン拡散層8と配線とのコンタクト抵抗が高くなることを防くために、その後のプロセス温度を摂氏500度以下にする必要がある。このため、本実施例においては、摂氏500度以下でシリサイドでが十分に進行するNiを用いた。
- [0112] この工程におけるNiからなる第1金属膜12の膜厚t2としては、ポッシッコン膜4とNi が十分に反応してシッサイドにした時に、ゲート絶縁膜3に接している領域の組成が $NixSi_{1-x}(0 < x = 0.5)$ となるよっな膜厚を設定する。
- 「0113」 好ましくは、シリサイドロ反応後のシリサイト膜がNiSi相もしくはNiSi2相を主成分として含むよっな膜厚を設定する。これは、NiS^{**目も}しくはNiSi2相を主成分として含むシリサイト膜のHfSiON上の仕事関数が4.4乃至4.5eVに設定できるためである。本実施例においては、第1金属膜12として、DCマグネトロンスパッタ法により、22nmの膜厚を有するNi膜を室温で成膜した。
- [0114] さらに、第1金属膜12としてのNi膜上に、Niの拡散を防止するための拡散防止層1 3 を全面に堆積した。
- [0115] 拡散防止層13としては、ゲートポリシリコンを完全にシリサイドにさせるための熱処理工程において、シリサイドにする金属の拡散を防止することができ、かつ、自身が安定であるものを選ぶ必要がある。

- [0116] さらに、シリサイドにした金属及び層間絶縁膜皿に対して拡散防止層13を選択的にエッチングすることができれば、素子作製工程が簡便になるため好適である。本実施例においては、拡散防止層13として、反応性スパッタ法により、膜厚2 ChmのTiN膜を摂氏3 00度で堆積した。
- [0117] 次に、図4 旬に示すよ⁵に、リソグラフィー技術及びRIE技術を用いて、P型MOSF ET領域における第1金属膜(Ni膜)12**ア**のTiN膜13のみを除去した。
- [0118] その後、前述したシッサイトを形成させる第1金属膜12と同種の第2金属膜14を全面に形成した。すなわち、本実施例においては、第2金属膜14としてNi膜を形成した。
- [0119] この工程における第2金属膜14としてのNi膜の膜厚t1としては、拡散防止層13の下に成膜した第1金属膜(Ni膜)の膜厚tzと合わせて、ポリシリコン膜4とNiとが十分に反応してシリサイドトした時にゲート絶縁膜3に接している領域の組成がNixSi_{1-x}(0.5 <x <1)となるよっな膜厚t1を設定する。
- [0120] 好ましくは、シリサイドロ反応後のシリサイト膜のゲート絶縁膜3に接している領域の組成がNixSi_{1-x}(0.6 = x < 1) となるよっな膜厚t1を設定する。これは、N蹄目成がSi組成の2倍以上であるNiシリサイドのHfSiON上の仕事関数は4.6eV以上であるためである。
- [0121] さらに好ましくは、シリサイド 「反応後のシリサイト膜が Ni_3 S 沐目を主成分として含むよっな膜厚t1を設定する。これは、 Ni_3 S 湘を主成分として含むシリサイドの H_fSiON 上の仕事関数は4.8eVであるためである。
- [0122] 本実施例においては、DCマグネトロンスパッタ法により、室温で第2金属膜14としてのNi膜を44nm成膜した。従って、P型MOSFET領域におけるゲート絶縁膜3上では合計66nmのNi膜(第1金属膜12としてのNi膜の膜厚は22nmであり、第2金属膜14としてのNi膜の膜厚は44nm)がシリサイドロ反応に関与するのに対して、N型MOSFET領域におけるゲート絶縁膜3上では拡散防止層13の下の第1金属膜12としてのNi膜(膜厚は22nm)のみがシリサイドロ反応に関与する。
- [0123] 次に、ゲート絶縁膜3上のポリシリコン膜4と第1金属膜12及び第2金属膜14をシリサイドにさせるための熱処理を行った。この熱処理は、金属膜の酸にを防くため非酸

- 11字 囲気 中で行なっことが求められると同時に、ゲート絶縁膜3上のポリシリコン膜4を全てシリサイドするために十分な拡散速度が得られ、かつ、ソース小レイン拡散層8に形成されているシリサイト層1 0が高抵抗にならない温度で行う必要がある。
- [0124] 本実施例においては、ソース小レイン拡散層8に形成されているシリサイド層1 0と、ゲート電極4a上に形成するシリサイドがともにNiであることから、上記の熱処理は、窒素ガス雰囲気中において摂氏45 0度で2分行なった。ソース小レイン拡散層8に形成されているシリサイド層1 0がCoシリサイドやTiシリサイドであれば、より高温で熱処理を行なっことが可能である。例えば、摂氏8 00度で上記の熱処理を行なっことが可能である。
- [0125] この熱処理により、N型MOSFET領域においては、22nmの第1金属膜12としてのNi膜と4 Chmのポリシリコン膜4とが反応してゲート絶縁膜3直上までシリサイドにし、P型MOSFET領域においては、66nmのNi膜12、14と4 Chmのポリシリコン膜4とが反応してゲート絶縁膜3直上までシリサイド化される。
- [0126] これにより、図4 侚 に示すよっに、N型MOSFET領域においてはゲート電極19が、 P型MOSFET領域においてはゲート電極2 0が形成される。
- [0127] P型MOSFET領域では同じ膜厚のポッシッコン膜4に対して供給できるNiの量が多くなるために、N型MOSFET領域のNiシッサイドゲート電極19よりもNiの濃度が高(,)Niシッサイドゲート電極2 Oが形成される。
- [0128] 図5は、Niシリサイドの各結品相におけるX線回折はRD)及びラザフォート後方散 乱(RBS)の測定結果を示す波形図である。
- [0129] 図5 に示すよっに、本実施例におけるNi膜の膜厚においては、N型MOSFET領域のNiシリサイドゲート電極1gはNiSi単一相であり、Ni/(Ni+Si)組成比は約 0.5 であった。これに対して、P型MOSFET領域のNiシリサイドゲート電極2 0はNi Si相がメインのNiSi相との混合相であり、Ni/(Ni+Si)組成比は約 0.75であった。
- [013 0] 最後 に、熱処理 においてシッサイド (口反応 しなかった余剰 のNi膜 12、14及 びTiN 膜 13 は、硫酸過酸 (口水 素水溶液 を用いて、ウェットエッチング にょり除去した。
- [0131] なお、上記の各工程を通して、ゲート電極19、20の剥離はまった<観察されなかっ **た。**

- [0132] 以上のよっな工程を経ることにより、図4 (j) に示すよっに、N型MOSFET領域 とP型 MOSFET領域とで組成比の異なったNi フルシッサイト電極19、2 0をもつCMOSF ETを形成した。
- [0133] 表1に示すよっに、Niシリサイドの結品相は、ポリシリコン膜4上に堆積したNi膜の厚き、すなわち、ポリシリコン膜4に供給されるNiの量に応じて、段階的に決まる。

[0134] [表1]

		T _{N1} /T _{s1}			
		0.33	0.67	1.20	1.80
アニール温度 (摂 氏)	650	NiSi ₂ +NiSi			
	600	NiSi			
	500	NiSi	NiSi		NiSi+ Ni ₃ Si
	450		NiSi		NiSi+ Ni ₃ Si
	400		NiSi	NiSi	NiSi+ Ni ₃ Si

- [0136] ただし、 $NiSi_2$ 相を主成分とするシリサイトだけは、Ni膜の膜厚 (T_N) を T_N 、 T_S が0. 28乃至 0. 54の範囲になるよっに設定し、かつ、シリサイド $^\square$ 温度を摂氏660以上にすることが必要である。
- [0138] 以上のよっにして、N型MOSFET領域とP型MOSFET領域とでNiシリサイトをゲート電極として、それらのゲート電極の組成比が異なり、P型MOSFET用Niシリサイ

- ドゲート電極のNi濃度がN型MOSFET用Niシリサイドゲート電極よりも高い相補型 MOSFETを得ることができる。
- [0139] 図6は、本実施例に従ってNiシリサイドゲート電極の組成を制御し、ゲート絶縁膜3 に高誘電率材料であるHfSiON膜を採用したCMOSFETにおけるゲート容量(C) とゲート電圧(V)との関係を示したグラフである。
- [0140] 図6 には、ゲートポリシリコン膜の厚さ(T_s) とNi膜(T_N) の比(T_N / T_s) が0.33、0. 67、1.80である場合のC-V 曲線が示されている。図6 に示すよっに、 T_N / T_s の違いに対応してC-V 曲線のフラットバント電圧がシフトしていることがわかる。
- [0141] 図7は、フラットバンド電圧から見積もった仕事関数 とNiシッサイドゲート電極の組成 比Ni/(Ni+Si)との関係を示したものである。
- [0142] 図7に示した3個の点に対応するNi/(Ni+Si)組成は左からそれぞれNiSi₂、NiSi、Ni₃Si相に対応している。これらの結品相により自己整合的に決まるNiシリサイドが一ト電極の組成比に対応して、HfSiON膜上のNiシリサイドの仕事関数が決まっていることがわかる。具体的には、NiSi₂では仕事関数は約4.4eVとなり、NiSiでは仕事関数は約4.5eVとなり、Ni₃Siでは仕事関数は約4.8eVとなる。
- [0143] 図8 は、CMOSFETのしきい値電圧 (Vth) とチャネル 不純物量との関係を示すグラフである。
- [0144] 上述したよっな仕事関数から予想できるCMOSFETのしきい値電圧(Vth)の範囲は、チャネル不純物量に対して、図8のよっになる。すなわち、NiSi(仕事関数は約4.5eV)あるいはNiSi(仕事関数は約4.4eV)からなるNiシリサイドゲート電極はN型MOSFETに、Ni3Si(仕事関数は約4.8eV)からなるNiシリサイドゲート電極はN型MOSFETに適用することができることがわかる。
- [0145] 図9は、NiSiをゲート電極としたN型MOSFETにおけるドレイン電流のゲート電圧 依存性を示すグラフであり、図1 0は、N型MOSFETにおける電子移動度と実効電 界の強度との関係を示したグラフである。
- [0146] 図9に示されるよっに、NiSiをゲート電極としたN型MOSトランジスタのしきい値電 E(Vth)は図8において予想されたしきい値電圧(Vth)と同等の値となっている。
- [0147] さらに、図1 Oに示されるよっに、トランジスタのキャリア移動度もpolyーSi/SiOgの

組み合わせによるトランジスタと同等の値を得ることができる。

- [0148] 以上より、本実施例で示したNiSiゲート電極とHfSiONゲート絶縁膜とを組み合わせることにより、優れたトランジスタ特性を得ることができる。 比較例1
- [0149] 図11は、実施例1に対する比較例1の断面図である。
- [0150] 図皿に示す比較例1においては、ゲート絶縁膜3を高誘電率材料からなる膜として 形成し、さらに、ゲート電極をポリシリコンから形成した。すなわち、N型MOSFETに おけるゲート電極21はn⁺ポリシリコン電極であり、P型MOSFETにおけるゲート電極 22はp ポリシリコン電極である。
- [0151] ゲート絶縁膜3の形成までは実施例1と同じ工程を実施し、ポッシッコンを堆積した後、層間絶縁膜皿を堆積せずに、ポッシッコンをゲート電極21、22にエッチングした。
- [0152] その後、実施例1と同じ手法でゲート側壁7を形成し、ソース・ドレイン拡散層8の形成時にゲート電極21、22のポッシッコンにも不純物を拡散した。注入量は、N型MO SFET用ボッシッコン電極21にはッン(P)を3E15(cm⁻²)、P型MOSFET用ボッシッコン電極22にはホウ素(B)を3E15(cm⁻²)とした。
- [0153] 不純物を活性でした後、実施例1と同様のサッサイド工程により、ソース・ドレイン拡 散層8及びポッシッコンゲート電極21、22にNiシッサイドを形成した。この場合のゲー ト電極21、22上のNiシッサイドはゲート絶縁膜3には達していない。
- [0154] 図12は、このよ⁵にして作製した比較例1におけるP型MOSFETのゲート容量(C) -ゲート電圧(V)特性である。
- [0155] ゲート電極21、22にポリシリコンを用いているため、電極の空乏化が起こり、反転領域においてEOTで約5オングストローム増加に相当する容量劣化が生じている。さらに、ポリシリコンと高誘電率ゲート絶縁膜との界面欠陥の影響により、電極フェルミレベルのピンニングが電極と絶縁膜との界面で起こり、トランジスタのしきい値電圧を制御できなくなるといった問題が生じている。
- [0156] 図9のフラットバンド電圧から求められる、ゲート絶縁膜にHfSiONを用いた場合のポリシリコンの仕事関数は、不純物ドープによらず、4.1乃至4.3eV付近に固定され

ており、P型MOSFETのしきい値電圧 (Vth)が-1. Q乃至-0 8V程度の大きな値になってしまった。

比較例2

- [0157] 図1に示した従来例を実施例1に対する比較例2として用いる。
- [0158] 比較例2においては、図1に示すょうに、ゲート絶縁膜3にシリコン熱酸1型膜を用い、ゲート電極23、24としては、ゲート電極の空乏1を回避するため、メタルゲート電極としてのNiSi電極を用いた。
- [0159] ゲート絶縁膜3として3nmの熱酸心膜を用い、実施例1と同様な手法で図4(g)の 段階まで作製した後、ゲートポリシリコンに不純物注入と活性ペアニールを行う。注入 条件以外は実施例2と同条件で実施した。
- [016 0] 注入量は、リン(P)及びホウ素(B)ともに、0万至5E2O(cm⁻³)となるように変化させた。T_N/T_s = 0.55となるNiを実施例1と同じ方法で堆積した後、摂氏45 0度、2分のアニーリングを行い、Niシリサイトを形成した。この場合、ゲート電極23、24の全体がNiSi相となった。最後にNiの余剰エッチングを行った。
- [0161] 図13は、P型及びN型MOSFETのC-V特性から得たSiO2膜上のNiSi電極の 仕事関数及びHfSiON膜上のNiSi電極の仕事関数の不純物ドーズ量依存性を示 すグラフである。
- [0162] 不純物元素とドーズ量を変えることにより、4.4乃至4.7eVの範囲で仕事関数を変えることができることがわかった。従って、不純物ドープされたNiSi電極を用いることにより、電極空乏にを回避することができ、従来のCMOSFETの構造をほとんど変更することなく、しきい値電圧(Vth)の制御に優れたメタルゲートCMOSFETを作製することができる。
- [0163] ただし、これらの結果はゲート絶縁膜にSiO₂を用いた場合であり、ゲートリーク電流 を低減する必要がある低電力動作のCMOSFETには適用することはできない。
- [0164] この問題を解決するため、比較例2のゲート絶縁膜3を、実施例1で説明したシッコン シ熱酸 ¹⁷膜上にHfSiQNを積層した構造に代えた素子を作製した。
- [0165] 図13 に示すよっに、ドーズ量によらず、HfSiON膜上のNiSi電極の仕事関数は4. 5eVで一定であり、HfSiON膜上ではNiSi中の不純物による仕事関数を制御するこ

とができないことがわかった。従って、ポリシリコン膜とHfSiON膜との界面で生じるフェルミヒンニングによるP型MOS FETの商いしきい値電圧を0.1V程度しか改善することができず、低電力動作CMOSで要求されるしきい値を達成するには至らない。

- [0166] 以上、本発明の実施例を説明したが、本発明は上記実施例に限定されるものではなく、本発明の趣旨を逸脱しない範囲内において、材料及び構造を選択して実施することが可能である。
- [0167] 例えば、ゲート電極をシリサイドにするための金属元素と、ソース小レイン拡散層のシリサイドに用いる金属元素の組合せは、実施例1においても述べたよっに、ソース小レイン拡散層のシリサイドの変質が起こらない温度範囲でゲートポリシリコンのシリサイドにを行っことができるれづ条件が満たされる必要があるが、それぞれのシリサイト金属元素の組み合わせに応じて、熱処理温度や時間等の条件を調整して、所望の効果を得ることが可能となる。例えば、低温でのシリサイドにが困難な金属であっても、長時間の熱処理を行っことにより、シリサイド化が可能であることもあるからである。
- [0168] また、例えば、ゲート絶縁膜上のポリシリコンを非品質シリコンに置き換え、あるいま、シリサイドでする金属の成膜温度を調整することにより、シリサイドト温度を低下させることが可能であり、これらの技術を必要に応じて併用することも可能である。

請求の範囲

[1] シリコン基板と、前記シリコン基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜 上に形成されたゲート電極と、を備える半導体装置において、

前記ゲート絶縁膜が、金属酸心物、金属シリケート、または、金属酸心物もしくは金属シリケートに窒素が導入された高誘電率絶縁膜を含み、

前記ゲート電極の少なくとも前記ゲート絶縁膜に接する領域の組成が、 $MxSi_{1-x}(0)$ < x < 1) で表される金属Mのシッサイドを主成分とし、

さらに、pチャネル上のゲート電極に含まれる前記金属Mのシリサイドにおいてはx ノO.5であり、nチャネル上のゲート電極に含まれる金属Mのシリサイドにおいてはx 三0.5であることを特徴とする半導体装置。

- [2] 前記高誘電率絶縁膜がHfまたはZrを含むことを特徴とする請求の範囲第1項に記載の半導体装置。
- [3] 前記髙誘電率絶縁膜と前記ゲート電極との間にHfまたはZrを含む層を有することを特徴とする請求の範囲第1項に記載の半導体装置。
- [4] 前記高誘電率絶縁膜が、シリコン酸・中膜もしくはシリコン酸窒・中膜と、HftもしくはZrを含む層との積層構造であることを特徴とする請求の範囲第1項に記載の半導体装置。
- [5] 前記髙誘電率絶縁膜がHfSiONを含むことを特徴とする請求の範囲第1項に記載の半導体装置。
- [6] 前記高誘電率絶縁膜と前記ゲート電極との間にHfSiON層を有することを特徴と する請求の範囲第1項に記載の半導体装置。
- [7] 前記高誘電率絶縁膜が、シリコン酸・中膜もしくはシリコン酸窒・中膜と、HfSiQN層との積層構造であることを特徴とする請求の範囲第1項に記載の半導体装置。
- [8] 前記金属Mが、サリサイドプロセスが可能であるシリサイドを形成し得る金属であることを特徴とする請求の範囲第1項乃至第7項の何れか一項に記載の半導体装置。
- [9] 前記金属Mガニッケル(Ni)であることを特徴とする請求の範囲第1項乃至第7項の何れか一項に記載の半導体装置。
- [10] 前記金属Mガニッケル (Ni)であるシリサイドのっち、前記ゲート絶縁膜に接する領

域の組成が $NixSi_{1-x}$ (0 < x < 1) で表されるとき、p + rネル上のゲート電極に含まれる前記シリサイドにおいては0.6 = x < 1であり、かつ、n + rネル上のゲート電極に含まれる前記シリサイドにおいては0 < x = 0.5 であることを特徴とする請求の範囲第9項に記載の半導体装置。

- [11] pチャネル上のゲート電極に含まれる前記シリサイドが、少なくとも前記ゲート絶縁 膜に接する領域において、Ni s iw を主成分として含み、nチャネル上のゲート電極 に含まれる前記シリサイドが、少なくとも前記ゲート絶縁膜に接する領域において、N is i相もしくはNi Si 相を主成分として含むことを特徴とする請求の範囲第9項に記載の半導体装置。
- [12] シリコン基板と、前記シリコン基板上に形成されたゲート絶縁膜と、前記ゲート絶縁 膜上に形成されたゲート電極と、を備える半導体装置において、 少なくとも、前記ゲート電極の前記ゲート絶縁膜に接する領域がNi₃S ^{沐目}を主成分として含むシリサイドで構成されることを特徴とする半導体装置。
- [13] 前記ゲート絶縁膜が、金属酸心物、金属シリケート、金属酸心物もしくは金属シリケートに窒素が導入された高誘電率絶縁膜を含むこと特徴とする請求の範囲第12項 に記載の半導体装置。
- [14] 前記高誘電率絶縁膜がHfまたはZrを含むことを特徴とする請求の範囲第13項に記載の半導体装置。
- [15] 前記高誘電率絶縁膜と前記ゲート電極との間にHfまたはZrを含む層を有することを特徴とする請求の範囲第13項に記載の半導体装置。
- [16] 前記高誘電率絶縁膜が、シリコン酸・中膜もしくはシリコン酸窒・中膜と、HfもしくはZrを含む層との積層構造であることを特徴とする請求の範囲第13項に記載の半導体装置。
- [17] 前記高誘電率絶縁膜がHfSiONを含むことを特徴とする請求の範囲第13項に記載の半導体装置。
- [18] 前記高誘電率絶縁膜と前記ゲート電極との間にHfSiON層を有することを特徴とする請求の範囲第13項に記載の半導体装置。
- [19] 前記高誘電率絶縁膜が、シリコン酸化膜もしくはシリコン酸窒仰膜と、HfSiON層と

の積層構造であることを特徴とする請求の範囲第13項に記載の半導体装置。

- [20] 前記ゲート電極がP型MOSFETに用いられることを特徴とする請求の範囲第12項 乃至第19項の何れか一項に記載の半導体装置。
- [21] 前記ゲート絶縁膜上に多結品シリコン(Poly-Si) を堆積し、前記多結品シリコンを 所望の寸法のゲート電極に加工する工程と、

前記ゲート電極上に前記金属Mを成膜する工程と、

前記ゲート電極及び前記金属Mを熱処理することによって、前記ゲート電極全体を前記金属Mのシリサイトとする工程と、

シリサイドにしなかった金属を選択的にエッチング除去する工程と、を含み、

前記金属Mの膜厚を、pチャネル素子上においては、多結品シリコンと金属Mとが反応してシリサイドにした時に前記ゲート絶縁膜に接する領域の組成が $MxSi_{1-x}$ (0.5<x<1)となるよっな膜厚t1とし、nチャネル素子上においては、多結品シリコンと金属Mとが反応してシリサイドにした時に前記ゲート絶縁膜に接する領域の組成が $MxSi_{1-x}$ (0<x=0.5)となるよっな膜厚t2とすることを特徴とする請求の範囲第1項乃至第9項の何れか一項に記載の半導体装置の製造方法。

[22] 前記ゲート絶縁膜上に多結品シリコンを堆積し、前記多結品シリコンを所望の寸法のゲート電極に加工する工程と、

前記ゲート電極上にニッケル(Ni)膜を成膜する工程と、

前記ゲート電極及び前記ニッケル膜を熱処理することによって、前記ゲート電極全体をNiシリサイド(NiSi)とする工程と、

シリサイドにしなかったニッケルを選択的にエッチング除去する工程と、を含み、

前記ニッケル膜の膜厚を、pチャネル素子上においては、多結品シリコンとニッケルとが反応してシリサイドにした時に前記ゲート絶縁膜に接する領域の組成が $NixSi_{1-}$ (0.6=x<1)となるよっな膜厚t1とし、nチャネル素子上においては、多結品シリコンとニッケルとが反応してシリサイドにした時に前記ゲート絶縁膜に接する領域の組成が $NixSi_{1-x}$ (0<x = 0.5)となるよっな膜厚t2とすることを特徴とする請求の範囲第10項に記載の半導体装置の製造方法。

[23] 前記ゲート絶縁膜上に多結品シリコンを堆積し、前記多結品シリコンを所望の寸法

のゲート電極に加工する工程と、

前記ゲート電極上にニッケル(Ni)膜を成膜する工程と、

前記ゲート電極及び前記ニッケル膜を熱処理することによって、前記ゲート電極全体をNiシリサイド(NiSi)とする工程と、

シリサイドにしなかったニッケルを選択的にエッチング除去する工程と、を含み、

前記ニッケル膜の膜厚を、pチャネル素子上においては、多結品シリコンとニッケルとが反応してシリサイド化した時に Ni_3 Si相を主成分として含むよっな膜厚t1とし、nチャネル素子上においては、多結品シリコンとニッケルとが反応してシリサイド化した時に Ni_3 本間もしくは Ni_3 i和を主成分として含むよっな膜厚 t_2 とすることを特徴とする請求の範囲第皿項に記載の半導体装置の製造方法。

- [24] 前記ニッケル膜の膜厚TNiと前記多結品シリコンの膜厚TSiとの比をTNi/TSi = 1.60とすることにより、Ni $_3$ S^{沐目を}主成分として含む前記ゲート電極を得ることを特徴とする請求の範囲第23項に記載の半導体装置の製造方法。
- [25] 前記ニッケル膜の膜厚TNiと前記多結品シリコンの膜厚TSiとの比を0.55 = TNi /TSi = 0.95とすることにより、NiSi相を主成分として含む前記ゲート電極を得ることを特徴とする請求の範囲第23項に記載の半導体装置の製造方法。
- [26] 前記ニッケル膜の膜厚TNiと前記多結品シリコンの膜厚TSiとの比を0.28 = TNi /TSi = 0.54とし、かつ、シリサイドでのための熱処理温度を摂氏65 Q度以上とする ことにより、NiSi₂相を主成分として含む前記ゲート電極を得ることを特徴とする請求 の範囲第23項に記載の半導体装置の製造方法。
- [27] 前記金属Mまたは前記ニッケル膜を成膜する工程が、 nチャネル素子上とpチャネル素子上に膜厚tZを堆積した後、nチャネル素子上に のみ金属Mまたはニッケルに対して安定な拡散防止層を形成し、その後に、膜厚t1 ーt2を堆積する工程からなることを特徴とする請求の範囲第21項乃至第23項の何 れか一項に記載の半導体装置の製造方法。
- [28] 前記拡散防止層が前記金属Mのシッサイドに対して選択的にエッチングできるものであることを特徴とする請求の範囲第27項に記載の半導体装置の製造方法。
- [29] 前記拡散防止層がTiNまたはTaNを主成分とすることを特徴とする請求の範囲第

27項に記載の半導体装置の製造方法。


- [30] 前記シリサイドでの熱処理温度が前記半導体装置の拡散層コンタクト領域に形成されている金属シリサイドの抵抗値を増大させない温度であることを特徴とする請求の範囲第21項乃至第29項の何れか一項に記載の半導体装置の製造方法。
- [31] 前記ゲート絶縁膜上にポリシリコンを堆積し、前記ポリシリコンを所望の寸法のゲート電極に加工する工程と、

前記ゲート電極上にニッケル(Ni)膜を成膜する工程と、


前記ゲート電極及び前記ニッケル膜を熱処理することによって、前記ゲート電極全体をNiシリサイド(NiSi)とする工程と、

シリサイドだしなかったニッケルを選択的にエッチング除去する工程と、を含み、前記ニッケル膜の膜厚TNiと前記ポリシリコンの膜厚TSiとの比がTNi/TSi=1.60となることを特徴とする請求の範囲第12項乃至第20項の何れか一項に記載の半導体装置の製造方法。


[図1]




[図2]




[図3]







[図5]




[図6]




[図7]




[図8]




[図9]




[図10]




[図11]



[図12]



[図13]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2005/011331

A CLASSIFI	CATION OF SUBJECT MATTER		
	⁷ H01L21/8238 , 21/28 , 27/092 , 3	20/423 20/40 20/78	
	110122170230 , 21/28 , 27/092 ,	231723 , 23173 , 23176	
	Annualization I D Annua Classics of CIDCO and all of	11 75 7 170	
According & in	ternational P tent Classific tion (IPC) or & both nations	al classification and IPC	
B. FIELDS SI	EARCHED		
	mentation searched (classific tion system Шllowed by cl	assific tion symbols)	
Int Cl	⁷ H01L21/8238, 21/28, 27/092,	29/423, 29/49, 29/78	
1 0.1	110111111111111111111111111111111111111	23/423, 23/43, 23/10	
Documentation	searched other than minimum documentation to the exte	ent that such document are included at the	fields searched
Jitsuyo		suyo Shinan Toroku Koho	1996-2005
Kokai Ji		coku Jitsuyo Shinan Kcho	1994-2005
Tronui 5	10 17/1-2005 10	cord history Shinian Acho	1774-2005
Elcc tonic data	base consulted dur面g the 面ternational search (name of	data base and, where practicable, search te	rms used)
	JOIS Easy	•	•
		<u> </u>	
C. DOCUME	NTS CONSIDERED TO BE RELEVANT		
Category	Citation of document, with indication, where ap	propriate, of the relevant passages	Relevant to claim No.
Х	JP 2003-258121 A (Toshiba Co	rp)	1 - 8
A	12 September, 2003 (12.09.03)	-	9-31
	Full text	')-31
	& US 2003/143825 Al		
	& 05 2003/143825 A1		
_	TD 0004 150005 D /m		
A	JP 2004-152995 A (Toshiba Co	rp.),	1-31
	27 May, 2004 (27.05.04),		
		1499612 A	
	& KR 2004/038772 A		
A	JP 2004-158593 A (Toshiba Co	rp.),	1-31
	03 June, 2004 (03.06.04),		
	& US 2004/084734 A1 & CN	1499635 A	
	<u></u>		
Y Further de	ocumen# are listed m the cont面uation of Box C.	See p tent family annex.	
* Special cate	goπes of cited documents:	"T" later document published after the inte	
•	defining the general state of the art which is not considered	"T" later document published after the inte date and not in conflict with the applica	ation but cited to understand
	ticular relevance	the $p\pi$ nciple or theory underlying the in	nvention
"E" earlier appl	ication or patent but published on or after the international	"X" document of particular relevance; the c	laimed invention cannot be
filing date		considered novel or cannot be considered	
	which may throw doubts on pπoπty claim(s) or which is	step when the document is taken alone	
	ablish the publication date of another citation or other on (as specified)	"Y" document of particular relevance; the considered to involve an inventive	laimed invention cannot be
"O" document referring to an oral disclosure, use, exhibition or other means		combined with one or more other such	documents, such combination
"P" document published pπ or to the international filing date but later than		being obvious to a person skilled in the	
the pποπty date claimed "&" document member of the same patent family			amily
Date of the actual completion of the international search Date of mailing of the international search report			ch report
08 September, 2005 (08 . 09 . 05) 27 September, 2005 (27 . 09 . 05)			
_	•		•
Name and mailing address of the ISA/ Authorized officer			
Japanese Patent Office			
Facsimile No.	In (general shoot) (Jenuary 2004)	Telephone No.	

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2005/011331

		PC 1/JP2	
C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT		
Category	Citation of document, with indication, where appropriate, of the relev	ant passages	Relevant to claim No.
A	MasZara et al., Transistors with dual work function metal gates by Single Full Silicidation (FUSI) of polysilicon gates: Electron Devices Meeting, 2002. IEDM '02. Digest. IEEE International (2002) (US), pages 367 to 370		1-31
A	Kedzierski et al., Threshold voltage cont in NiSi-gated MOSFETs through silicidation induced impurity segregation (SIIS): Electron Devices Meeting, 2003., IEDM '03 Techinal Digest. IEEE International (2003 (US), pages 315 to 318		1-31
T	Terai et al., Highly Reliable HfSiON CMO with Phase Controlled NiSi (NFET) and Ni (PFET) FUSI Gate Electrode: 2005 Symposiu VLSI Technology Digest of Technical Paper (2005) (US), pages 68 t o 69	_i Si m on	1-31
P,X	TAKAHASHI et al., Dual workfunction Ni-Silicide/Hf SiON gate stacks by Phase-Controlled full-silicidation (PC-FUSI) Technique for 45nm-node LSTP and LOP Devices Meeting, 2004. IEDM Techniquest. IEEE International (2004) (US), policy of the provided HTML of the	mical	1-31

国際調査報告

国際出願番号 PCT/ JP2005/0 1 L3 3 1

発明の属する分野の分類 (国際特許分類 (IPC)) Int.Cl.7 H01L21/8238, 21/28, 27/092, 29/423, 29/49, 29/78

調査を行った分野 В.

調査を行った最小限資料 (国際特許分類 (IPC;)

mt.cl.7 H01L21/8238, 21/28, 27/092, 29/423, 29/49, 29/78

最小限資料以外の資料で調査を行った分野に含まれるもの

日本 国実用新案公報

1922--1996年

日本国公開実用新案公報

1971--2005年

日本 国実用新案登録公報

1996--2005年

日本 国登録実用新案公報

1994--2005年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

IEEE

JOIS Easy

体文
3

し、 奥里 9 6	る / iii の 5 / t る 人 iii		
引用文献の カテゴリー _ホ	引用文献名 及ぶ-部の箇所が関連するときは、その関連する箇所の表示	関連 する 請求の範囲の番号	
X	JP 2003-258121 A (株式会社東芝)	1 – 8	
Α	2003.09.12,全文 & US 2003/143825	9 - 3 1	
	A 1		
Α	JP 2004-152995 A (株式会社東芝)	1 - 3 1	
	2004.05.27,全文 & US 6727129 B1	:	
	及 CN 1499612 A		
	& KR 2004/038772 A		
	٠		

旺 C欄の続きにも文献が列挙されている。

□ パテントファミリーに関する別紙を参照。

- 引用文献のカテゴリー
- IAJ特に関連のある文献ではなく、一般的技術水準を示す IT」国際出願 日又は優先日後に公表された文献であって
- IE」国際出願日前の出願または特許であるが、国際出願日 以後に公表されたもの
- ILJ優先権主張に疑義を提起する文献又は他の文献の発行 日若 しくは他の特別な理由を確立するために引用す る文献 (理由を付す)
- IOJ ロ頭による開示、使用、展示等に言及する文献
- 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

- の日の役に公表された文献
- 出願と矛盾するものではなく、発明の原理又は理論 の理解のために引用するもの
- IX」特に関連のある文献であって、当議文献のみで発明 の新規性又は進歩性がないと考えられるもの
- IY」特に関連のある文献であって、当該文献と他の1以 上の文献 たの、当業者にとって自明である組合せに よって進歩性がないと考えられるもの
- 「&」同一パテントファミリー文献

国際調査を完了した日

08.09.2005

国際調査報告の発送 日

27. 9. 200b

国際調査機関の名称及びあて先

日本国特許庁 (ISA/ JP)

郵便番号100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官(権限のある職員)

8934

電話番号 03-3581-1101 内線 3 4 9 B

C 続き).	関連すると認められる文献	
引用文献 6 カテゴリーォ	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
A	JP 2004-15 8593 A 株式会社東芝) 2004. 06.03 & US 2004/0 84734 A1 & CN 1499635 A	1-31
A	MasZara et.ai Transistorswith dualwork func tion metal gates by Single FuI 1 Silicidation (FUS I) of Polysilicon gates: Electron Devices Meeting, 2002. IEDM 'O2 Digest. IEEE International (2002) 张) p. 367-370	1-31
A	Kedzierskiel al. Threshold vol-age cont rol in NiSi-gated MOSFETs through silicidation induced impur ity segregation (s [[Is) Electron Devices Meeting, 200 3. IEDM '03 Techinal Digest. IEE E In-ernational (2003) 株) p. 315-3 18	1-31
Т	Teraiet.a1. Highly Reliable Hf、iON CMOSFET with Phase Con rolled N LSi (NFET) and N i3s i (PFET) FUS I Gate Electrode : 2005 Symposium on VzsI Technology Digest of Technical Papers (2005) (米) p. 68-69	1-31
РΧ	Takahash i et.a1. Dual WO1kfunction Ni- Silicide /HfSiON gate stacks by Phase-Controlied full-silicidation (PC-FUSI) Technique for 45nm— node LSTP and LOP Devices : Electron Devices Mee ting, 2004. IEDM Techni cal Digest. IEEE International (2004) 株) P. 9'-94	1-31